TL设计就比较快。

静态时序分析……

覆盖率……

ASIC逻辑综合……

规划完成后，季知行把HDL code放入电子设计自动化工具（EDA tool），让电脑将HDL code转换成逻辑电路。然后对着逻辑闸设计图验证并修改，最后将合成完的控制单元程式码再放入另一套EDA tool，进行电路布局与绕线。至此，看起来红、黄、蓝、绿五颜六色的电路图就做好了；

至于时钟树综合-CTS、寄生参数提取、版图物理验证之类的后端设计就交给林朗他们吧，等他们输出GDSII文件，就可以交给芯片工厂下单生产了。

季知行把电路图发送给林朗时，研发部门还在争论不休，因为有2/3的人认为将重量压缩到15kg势必会牺牲一部分零重力效果，为了减少运输费用而影响用户体验，这是得不偿失。

“前端都设计好了！”林朗简直不敢相信自己的耳朵。

“嗯，搞快点！我指着你们挣钱呢！”季知行半是玩笑半是认真地说道。

林朗看着电路图和设计描述目瞪口呆，如果实际性能能达到描述的水准，那他们在耦合结构上再努把力，没准能将零重力座椅的体积直接缩小到坐垫大小，而且完美保有零重力效果！

他倒是不怀疑季知行的水平，但是一般来说，按需求定制芯片，其设计工作大概需要六到九个月的时间。而季知行这才用了多久？有三个小时吗？脑子的运算速度未免太可怕了吧！

“老大，你其实是光子芯片投的胎吧？”

作者有话说：

第86章

笔试这个环节进行得很顺利, 虽然从出卷到改卷都是季知行一个人处理，但经过长时间的学习与锻炼，这么大的工作量也只占用了他一个工作日的时间。

但是面试这个环节花了他整整两天, 因为能通过笔试环节的就有200多个。

1对216，好不容易结束了面试工作，季知行久违地感受到了精神上的疲惫。婉拒了校长的宴请，季知行还没走出校门就被拦住了。

“季先生！我想请教你筛选的标准是什么！”

“当然是能力。”季知行只看一眼就想起来了, 这是下午第18位面试者罗棓, 被他当场淘汰了的。

“那就奇怪了，我在芝加哥大学深造7年却落选了, 而有些人只是国内三流985出来的……”罗棓不忿地往旁边看了一眼, “却还有等候通知的机会。”

季知行顺着他的视线往旁边看了一眼，站在那里的是下午最后一位面试者易言。

“求学经历确实可以说明一些东西，但并不能代表全部。”季知行说道。

虽然面试平均时间只有短短的5分钟, 但他可以肯定易言的科研能力远在罗棓之上。而罗棓之所以当场落选是因为这个人性格缺陷太明显了，首先是傲气十足。其实如果仅仅是这样也就罢了，他自认为还有包容的心胸。但最大的问题是罗棓能力平庸而又过分地以「洋博」的身份为傲，一张口三句话里必有两句提到在国外留学7年的经历, 顺带着还要踩一脚国内高校。

季知行从以前就深厌国内捧「洋博」踩「土博」的风气, 燕大的土博洋博都不少, 他在燕大待了一段时间, 越发感受深刻。如俞竹藜，因为土博身份所限, 入职燕大时仅担任助理教授的职位，而与他同期被招聘的一位洋博, 其实能力远不如他, 但入职直接就是副教授。

如今轮到他做老板, 他自然不可能以土博洋博之分来断高低。能通过第一轮面试的有土博也有洋博，他们能过关唯一的原因就是能力符合他的要求，跟他们是土博还是洋博没有直接关系。

罗棓愤愤不平地离开了，季知行也没放在心上，他得赶回研究所验收今天刚到的实验仪器。

不远处的易言目送季知行离开，心里感慨万千，在职场兜兜转转十几年，他才终于得到了他想要的公平。